FPGA开发板、以及原型设计、测试和测量应用需要多功能高密度电源解决方案。LTM4678是一款具有数字电源系统管理 (PSM) 功能的 16 mm x 16 mm 小尺寸双路 25 A 或单路 50 A µModule:registered: 稳压器。该器件具有: 双数字可调模拟环路和一个用于控制及监控的数字接口。 宽输入电压范围:4.5 V 至 16 V 宽输出电压范围:0.5 V 至 3.3 V 在整个温度范围内具有 ±0.5% 的最大 DC 输出误差 ±5% 的电流回读精度 低于 1 mΩ DCR 电流检测 集成输入电流检测放大器 400 kHz PMBus 兼容型I2C串行接口 支持高达 125 Hz 的远端采样轮询速率 一个集成式 16 位 Σ-ΔADC 恒定频率电流模式控制 具平衡均流能力可以并联使用 16 mm × 16 mm × 5.86 mm CoP-BGA封装 基于 I2C 的 PMBus 接口和可编程环路补偿 LTM4678 属于 ADI 的电源系统管理 (PSM) µModule 系列,可通过一个 PMBus/SMBus/I
2024-04-02 21:52:18 415KB FPGA开发板 μModule 数字电源
1
W5500,FPGA驱动,实测网速可达3.5M字节/秒,下载直接可用 接口简洁明了
2024-04-02 12:23:52 21.55MB fpga开发 w5500
1
之前语音采集模块用到的8通道AD转换芯片,已实现语音数据采集功能。设计采用了AD7608的并行数据传输,并在busy高时取数AD转换数据以达到最大转换速率,亲测过采样为0时最大转换速率超过200kbps。
2024-03-28 15:17:24 865KB fpga开发 verilog ad7608
1
FPGA开发 米联客 MA703FA-100T FPGA 开发板资料 FPGA 型号 XC7A100 多个 VIVADO 工程,verilog 代码 vivado 2017.4 版本 CH01基于FDMA内存读写测试 CH02基于FDMA实现多缓存视频构架 CH03基于FDMA实现HDMI视频输入输出 CH04基于FDMA实现OV5640摄像头视频采集
2024-03-02 11:24:36 480.57MB fpga开发
1
使用verilog语言,通过FPGA控制AT24C02C EEPROM,硬件上需要注意,根据硬件连接芯片的A2 A1 A0 电平,编写Device Address字节内容,本设计使用的是A2=0,A1=0,A0=1; 由两个小模块和一个顶层模块组成: iic.v 是iic通讯子模块,可以实现特定地址的读写功能。一次读写一个字节。 iic_ctrl.v 是上层的应用子模块,主要是使用vio控制8个字节接口,使能后配置写入到编辑好的8个地址中。(地址可以在模块里修改 范围为0xx0~0xFF,共256byte)上电时rst_置1后,从eeprom中读取这8个字节的数据。用于配置一些其他功能模块之类。可以根据使用情景自行修改。可以自己加ila看一下相关的时序控制。 TOP.v是顶层模块,外接线路只有rst复位,sys_clk系统时钟,I2C_SDA 数据线iic的,I2C_SCL 时钟线iic的。自己生成工程的时候记得添加vio作为控制输入看一下。 祝开发顺利~稍后会简单整理一下开发心得,调试过程中的注意事项。
2024-02-23 21:36:19 6KB 编程语言 fpga开发
1
利用FPGA对cameralink的数据进行发送编码。 不使用DS90CR287芯片,直接在FPGA内部进行编码。 调通案例见下图。 本人在xilinx(赛灵思)A7,K7,V7,zynq7,ultrascale以及ultrascale+ 系列的FPGA上已经验证通过,相关项目已经交付。 本人在此深耕多年,完全掌握cameralink传输标准,解码编码标准,现承接定制IP或提供源码服务。 我已经成功地利用FPGA对cameralink的数据进行发送编码,而不使用DS90CR287芯片。我直接在FPGA内部进行了编码。下图展示了我成功调通的案例。我在xilinx(赛灵思)A7,K7,V7,zynq7,ultrascale以及ultrascale+ 系列的FPGA上进行了验证,并已经完成了相关项目的交付 涉及的 FPGA(现场可编程门阵列):FPGA是一种可编程逻辑器件,可以根据需要重新配置其电路。 cameralink传输标准:cameralink是一种用于数字图像传输的接口标准,它提供了高速、可靠的图像传输解决方案。 DS90CR287芯片:DS90CR287是一种用于camera
2024-01-17 12:00:54 18KB fpga开发
1
vivado2018.3工程,设计中采用DDS 和FIR IP核,调制模块和解调模块单独分开在同一个工程,分别做有仿真,附带MATLAB配置FIR滤波器系数截图
2024-01-06 13:54:56 71.68MB matlab fpga开发
1
fpga、verilog、quartus ii、2ask、2fsk、2psk的调制解调
2023-12-31 18:07:27 43.22MB fpga开发 编程语言
1
多摩川绝对值编码器CPLD FPGA通信源码(VHDL格式+协议+说明书) 用于伺服行业开发者开发编码器接口,对于使用FPGA开发电流环的人员具有参考价值。 适用于TS5700N8501,TS5700N8401等多摩川绝对值编码器,波特率支持2.5M和5M
2023-12-29 14:21:49 294KB 网络 网络 fpga开发
1
基于VHDL的FPGA开发快速入门·技巧·实例.part07
2023-12-26 23:32:51 4.78MB VHDL FPGA
1