利用matlab对IIR滤波器参数进行仿真，采用级联架构实现FPGA的通用化设计；同时对IIR系统输入输出位宽变化进行说明，以利于FPGA定点化设计。
2023-12-26 20:14:19
1.82MB
1
可在MaxPlus Ⅱ或Quartus Ⅱ等软件平台上进行仿真模拟，本人上一篇文章有仿真图像，可进行参考。
主要基于FPGA进行自动售货机控制系统的设计与实现。系统采用硬件语言VHDL进行描述和设计，在开发软件MaxPlus Ⅱ中进行仿真与模拟。
本系统中包括六个主要模块，分别为选择商品模块、投币模块、计时模块、出货模块、找零模块、显示模块，用VHDL语言描述各个子模块，并实现各子模块和总体系统的互相调用。将程序在MaxPlus Ⅱ软件平台上进行编译仿真，通过分析仿真结果，自动售货机系统具有商品选择、投币处理、比价、出货找零、计时、异常退币等主要功能，符合设计要求。
2023-12-22 21:42:23
5KB
1
该资源利用Verlog实现了简单CPU，并可烧录进小脚丫进行验证，资源包内附有演示视频，大家可以观看整个演示过程，也可根据视频烧录进自己的小脚丫进行验证。另外详细设计请参考本人的博客【FPGA】设计一个简单CPU—Verlog实现。希望可以帮助到大家。
2023-12-19 15:24:01
74.39MB
1
内容：二阶数字锁相环的FPGA实现工程文件
仿真平台：Vivado 2018.3
各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器
主要使用IP核：Multiplier，FIR Compiler，dds_compiler
注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory);
改成自己电脑对应文本文件的目录
2023-12-13 21:25:59
23.24MB
1
// 2023.3 AD7768-4 FPGA输出四通道数据 verilog
//输入DCLK,DRDY,DOUT0~3,共6个引脚
//输出data0~data4，4个通道的数据，已转化为毫伏值，根据自己需要进行修改
//输出速率可修改，也与DCLK有关
//已通过验证，可自行仿真，或直接运行
//不提供TB文件，需要可联系作者提供
verilog 正点原子 开拓者 EP4CE10 Quartus
2023-12-07 21:00:54
3KB
1