使用 verilog语言实现的FPGA控制 AT24C02C eeprom的读写功能模块，上板测试通过 放心下载使用吧

使用verilog语言，通过FPGA控制AT24C02C EEPROM，硬件上需要注意，根据硬件连接芯片的A2 A1 A0 电平，编写Device Address字节内容，本设计使用的是A2=0,A1=0,A0=1; 由两个小模块和一个顶层模块组成： iic.v 是iic通讯子模块，可以实现特定地址的读写功能。一次读写一个字节。 iic_ctrl.v 是上层的应用子模块，主要是使用vio控制8个字节接口，使能后配置写入到编辑好的8个地址中。(地址可以在模块里修改 范围为0xx0~0xFF,共256byte)上电时rst_置1后，从eeprom中读取这8个字节的数据。用于配置一些其他功能模块之类。可以根据使用情景自行修改。可以自己加ila看一下相关的时序控制。 TOP.v是顶层模块，外接线路只有rst复位，sys_clk系统时钟，I2C_SDA 数据线iic的，I2C_SCL 时钟线iic的。自己生成工程的时候记得添加vio作为控制输入看一下。 祝开发顺利~稍后会简单整理一下开发心得，调试过程中的注意事项。