简介
1）具有以二十四小时制计时，显示，整点报时，时间设置和闹钟的功能。
2）设计精度要求为1s.
功能简介：
系统输入：系统状态及校时，定时转换的控制信号为K,set;
时钟信号clk, 采用1024hz；
系统输出：LED显示输出；蜂鸣器声音信号输出。
多功能数字钟控制器的MDS图：
其中图中：
S0：显示计时时间 S1：调计时的时
S2：调计时的分 S3：调计时的秒
多功能数字钟功能具体描述如下：
计时：正常工作状态下，每日按24h计时并显示，蜂鸣器无声，逢整点报时。
校时：在计时显示状态下，按下set键，进入小时校准状态，之后按下k键，则进入分校准状态，继续按下k键，则进入秒复零状态，第3次按下k键，又恢复到正常计时显示状态。
1）小时校准状态：在小时校准状态，显示小时的数码管闪烁并以4hz的频率递增计数。
2）分校准状态：在分校准状态，显示分的数码管闪烁并以4hz的频率递增计数。
3）秒复零状态：在秒复零状态下，显示秒的数码管闪烁并复零。
整点报时：蜂鸣器在59分的第51，53，55，57秒发频率为512hz的低音，在59分59秒发频率为1024hz的高音，结束时为整点。
显示：要求采用扫描显示方式驱动6个LED数码管显示小时，分，秒。
2023-01-14 22:55:20
123KB
1
利用Verilog编写的简单8位模型机，具有加、减、与、或功能。有设计思路，以及具体实现。有完整工程，也有文档解析讲解。具体模块有节拍产生器、控制器、算术逻辑运算单元ALU、累加器ACC、地址寄存器MAR、程序计数器PC、数据寄存器DR、存储器ROM、时钟信号源、指令寄存器IR。
2022-12-29 21:15:49
16.62MB
1
数字逻辑 课程设计 VHDL 多功能数字钟
这个数字钟是我同学根据老师那个改编的，功能很强大！同时免费赠送设计报告以及.scf .vhd文件
1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。
2、设计精度要求为1秒
（一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。
（二）校时：在计时显示状态下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k键”又恢复到正常计时显示状态。
（1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。
（2）“分”校准状态：在“分”校准状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。
（3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。
（三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512HZ的低音，在“59”分钟的第“59”秒发频率为1024HZ的高音，结束时为整点。
（四）显示：要求采用扫描显示方式驱动8个LED数码管显示小时、分、秒。
（五）闹钟：闹钟定时时间到，蜂鸣器发出周期为1秒的“滴”、“滴”声，持续时间为60秒；闹钟定时显示。
（六）闹钟定时设置：在闹钟定时显示状态下，按下“set键”,进入闹钟的“时”设置状态，之后按下“k键”进入闹钟的“分”设置状态，继续按下“k键”，又恢复到闹钟定时显示状态。
（1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。
（2）闹钟“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。
（3）闹钟“秒”设置状态：在闹钟“秒”设置状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。
2022-03-22 18:46:28
151KB
1
设计任务：
用Verilog HDL对CPLD芯片EPM240T100C5进行编程，并增加适当的电子元件，设计一个数字电子时钟电路
要求：
1．具有“时”“分”的数字显示功能，并可以进行时间校准
2．用发光二极管设计一个“表盘”，通过对应发光二极管的依次点亮来模拟表盘显示时间。
2022-02-02 14:05:25
17.42MB
数字逻辑课程设计 张辉宜老师 数字逻辑课程设计报告 数字式抢答器 实验目的
1、设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
3、设置一个主持人“复位”按钮。
4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出 2~3 秒的音响。
5、设置一个计分电路，每组开始预置 100 分，由主持人记分，答对一次加 10 分，答错一次减 10 分。
2022-01-07 12:34:24
218KB
1