改好多功能数字钟.ms14

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能

数字电路实验：数字钟的设计，基于proteus的仿真，时，分，秒均显示，采用分频后得到秒信号

本文介绍了一项数字钟的设计、仿真与制作的课程设计任务。该任务要求利用集成译码器和计数器等元器件，设计并制作一个数字钟。任务的目的是让学生通过实践掌握数字电子技术的基础知识，提高其设计和制作电子系统的能力。本文是该任务的说明书，包括任务的背景、目的、要求、内容和评分标准等方面的详细介绍。

采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求： 1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。 2.有整点报时功能，从59分56秒开始，每秒报时一次，直到00分00秒为整点报时。整点报时的频率与其他几响不同。 3.数码显示部分采用动态扫描显示法，能指示时钟驱动信号频率 LIGHT[0]，要求计数器模块异步清零。 (二)模块划分：底层模块：小时控制模块（24进制）、分钟、秒控制模块（60进制）响铃控制模块、时间set模块、响铃控制门闸模块；顶层模块(三)器件型号：Altera公司的FPGA芯片FLEX10K系列20TC144－4或Lattice公司的ISPSI1032－70LJ80

51单片机数字钟汇编程序

本文介绍了一种基于51单片机汇编语言设计的数字时钟，该设计可以直接使用，也可以进行编辑。本文是《51单片机数字时钟》课程设计报告，作者是电气工程及自动化专业08电气技师本科班的学生。本文包括前言和摘要两部分，摘要简要介绍了该数字时钟的设计原理和实现方法。

一、要求：实现多功能数字钟，具备下列功能： 1、数字钟：能计时，实现小时、分钟、秒的显示； 2、数字跑表：精度至0.01秒 比如显示12.97秒； 3、闹钟: 可以设定闹钟，用试验箱上的蜂鸣器作为闹铃； 4、调时：可以对时间进行设定； 5、日期设定：能设定日期并显示当前日期； 6、除调时状态，其他状态均不应影响系统计时。 二、设计方案与设计思路： 整体程序通过例化10个模块后整合形成多功能数字时钟功能，各模块名称以及各模块的作用分别为： 1、总控制模块：用于控制调整时分秒、年月日以及闹钟的模式选择，以及控制三个add按键调整的对象。 2、分频器模块：用于分频得到1Hz计时时钟。 3、时分秒调整模块：处于计时器时分秒调整设置状态时，对应控制模块的三个add按键可以实现对计时器的时分秒数值的设置，并且有按键可以实现对时分秒模块进行设置数值的载入。 4、时分秒变量处理（计时）模块：用于计时，根据分频后的时钟每隔一秒使秒变量加一，满六十向分变量进一，以此类推实现分钟以及小时的进位。 5、年月日调整模块：处于日期年月日调整设置状态时，对应控制模块的三个add

基于STC89C52单片机的数字钟设计

编写一个可通过串口修改时间的简易数字钟 1. 使用数码管显示时分秒 2. 能够接收串口发送过来的设置时间的信息，并修改时间 3. 能够将当前时间值通过串口以1秒一次的速率发送到电脑