xilin dpd 资料,是学习和使用预失真非常宝贵的资料,值得收藏
2024-03-19 17:17:20 2.12MB
1
Altium Designer的PCB和原理图开发库,内部放置的是xilinx 高端FPGA K7系列的图库,加载进工程即可使用
2024-03-09 15:06:31 861KB pcb设计制作 fpga
1
xilinx ZC706开发板,官方原版ZC706原理图pdf,供朋友们交流参考,主芯片FGPA型号 XC7Z045
2024-02-26 12:46:29 882KB xilinx ZC706
1
在设计中,需要用 FPGA 读取 GPS 内部的信息, GPS 的通信方式为串口,所以在 FPGA中移植了串口程序。
2024-01-20 22:55:50 541KB FPGA,Verilog
1
2. 最基本的BlockRAM 2.1 BlockRAM的初探 2.2 7系列BlockRAM资源的小结
2024-01-18 15:24:52 68KB FPGA 硬件设计 EDA软件 硬件设计
1
Xilinx 100Gb以太网中文手册(UltraScale+ Integrated 100G Ethernet Subsystem v3.1),包括功能介绍、IP核配置简介、内部逻辑接口、引脚端口的使用方法等。
2024-01-15 15:46:48 5.71MB Xilinx FPGA QSFP
1
此IP核无需HDMI接口驱动芯片即可实现,视频信号的HDMI传输。 注:该IP核基于XILINX Vivado开发环境。
2024-01-03 18:10:57 372KB FPGA HDMI xilinx vivado
1
XILINX SPARTAN6 FPGA 双通道的12bit ADC ad9226输入测试程序VERILOG逻辑例程源码 ISE14.7工程文件 module ad9226_test( input clk50m, input reset_n, input rx, //uart rx output tx, //uart tx input [11:0] ad1_in, output ad1_clk, input [11:0] ad2_in, output ad2_clk ); parameter SCOPE_DIV =50; //定义chipscoe的分频系数, assign ad1_clk=clk50m; assign ad2_clk=clk50m; wire [11:0] ad_ch1; wire [11:0] ad_ch2; wire [7:0] ch1_sig; w
2023-12-07 20:36:32 2.31MB ad9226
Zynq-7000 SoC PCB Design Guide This guide provides information on PCB design for the Zynq®-7000 SoC, with a focus on strategies for making design decisions at the PCB and interface level.
2023-12-04 14:58:09 2.81MB xilinx
1
基于Xilinx FPGA的高速数据采集
2023-11-23 23:17:45 4.15MB fpga
1