基于verilog的8位CPU，内含modelsim和quartus工程文件，经过RTL验证，还有三个汇编测试程序，适用于verilog新手练习
2024-04-26 12:25:55
3.97MB
1
在设计中，需要用 FPGA 读取 GPS 内部的信息， GPS 的通信方式为串口，所以在 FPGA中移植了串口程序。
2024-01-20 22:55:50
541KB
1
内容概要：
这个资源是一个FPGA课程设计项目，旨在通过设计实现一个示波器并将波形数据显示在显示器上。该项目提供了源码、设计文件和仿真文件，帮助学生学习和实践FPGA数字信号处理和显示技术。
该资源的内容概要如下：
源码：包含示波器与显示器综合设计的Verilog或VHDL源代码文件。这些源码描述了示波器的数据采集、信号处理和显示控制等功能模块。
设计文件：包括FPGA综合和实现所需的约束文件，用于指定时钟频率、引脚分配以及显示器接口等信息。
仿真文件：提供了对示波器与显示器功能进行功能仿真和时序仿真的测试文件。这些文件可以用于验证设计的正确性和性能。
适用人群：
这个资源适用于以下人群：
FPGA学习者：对于正在学习FPGA的学生或爱好者，本资源提供了一个实际的项目示例，可以帮助他们理解数字信号处理原理，并学习如何将处理后的波形数据显示在屏幕上。
教育机构：教育机构可以将这个示波器与显示器综合设计项目作为FPGA课程的实践项目，让学生通过完成该项目来提高他们的数字信号处理和显示技术能力。
工程师和研究人员：已经具备一定FPGA设计经验的工程师和研究人员
2023-11-19 15:34:53
1.69MB
1
FPGA verilog can mcp2515 altera xilinx工程 代码 程序
...altera、xilinx工程 均提供
...标准帧、扩展帧 均提供
...提供仿真激励文件testbench
资料包清单：
1.程序：altera/xilinx工程代码、Verilog/testbench均提供。
代码均在电路板验证
2.说明书
3.quartus ii 13.0：软件安装包
注1：工程均带有激励testbench，软件安装好之后，仿真路径设置之后，打开，点击RTL Simulation即可开始仿真
注2：所有代码均为纯Verilog（PLL除外）
注3：给出testbench代码，并且已经在电路板中验证过。
2023-09-18 09:36:59
29KB
1
异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）
2023-09-07 08:52:39
27KB
1
这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言
2023-04-22 22:39:44
2KB
1