Xilinx 100Gb以太网中文手册（UltraScale+ Integrated 100G Ethernet Subsystem v3.1），包括功能介绍、IP核配置简介、内部逻辑接口、引脚端口的使用方法等。

此IP核无需HDMI接口驱动芯片即可实现，视频信号的HDMI传输。 注：该IP核基于XILINX Vivado开发环境。

XILINX SPARTAN6 FPGA 双通道的12bit ADC ad9226输入测试程序VERILOG逻辑例程源码 ISE14.7工程文件 module ad9226_test( input clk50m, input reset_n, input rx, //uart rx output tx, //uart tx input [11:0] ad1_in, output ad1_clk, input [11:0] ad2_in, output ad2_clk ); parameter SCOPE_DIV =50; //定义chipscoe的分频系数, assign ad1_clk=clk50m; assign ad2_clk=clk50m; wire [11:0] ad_ch1; wire [11:0] ad_ch2; wire [7:0] ch1_sig; w

Zynq-7000 SoC PCB Design Guide This guide provides information on PCB design for the Zynq®-7000 SoC, with a focus on strategies for making design decisions at the PCB and interface level.

基于Xilinx FPGA的高速数据采集

赛灵思xilinx VivadoHLS建模指导手册UG871及例程，欢迎大家下载，也欢迎大家交流

Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法_pdf清晰

Xilinx Vitis运行报错 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my target

Xilinx Kintex-7 FPGA KC705 评估套件技术文档中的XTP259文档

本文介绍了ZYNQ芯片的裸机编程方法，包括硬件平台的搭建、裸机程序的编写、调试和优化等方面。作者详细讲解了ZYNQ芯片的架构和寄存器的使用方法，并给出了多个实例，帮助读者深入理解ZYNQ芯片的裸机编程。本文适合有一定FPGA开发经验的工程师和学生学习。