本资源包含TDC-GP22的使用手册,TDC芯片寄存器的官方配置,本人基于stm32写的TDC-GP22寄存器配置程序,TDC-GP22的接线图和一个用文档方式写的注意事项
2023-09-13 08:09:35 12.6MB TDC--GP22 stm32 tdc--gp22
Vivado工程,Carry4实现TDC,精度较高
2023-05-30 15:09:39 9.51MB fpga
该附件包含了市面上常用的TOF芯片的数据手册与参考程序,有TI的TDC7200和TDC7201,以及ACAM公司的TDC-GP22芯片。 可用于TOF激光雷达、超声水表以及其他需要精密测时的领域。
2023-04-12 15:01:30 51.17MB 嵌入式 TDC
1
本设计通过赛灵思的XC7A35T控制Asm公司的TDC-GPX2芯片进行时间间隔测量,设计中对于寄存器配置、SPI通信以及测量脉冲模拟都有讲述,结合本人的三篇博客可以轻松实现项目设计。以下附上介绍链接: https://blog.csdn.net/qq_46284844/article/details/129242363?spm=1001.2014.3001.5501 如有朋友需要,欢迎下载。 注:该系列第三篇附有百度网盘的下载链接。
2023-03-01 14:52:47 46.79MB fpga
1
matlab精度检验代码ZYNQ时间数字转换器 Red Pitaya Zynq-7010 SoC中的快速高分辨率时间数字转换器 作者:米歇尔·亚当尼克(Michel Adamic) 表现核心频率:350 MHz 延迟线抽头数:192(可配置) 每个通道的时间分辨率:> 11 ps 精度:<10 ppm DNL:-1至+4.5 LSB INL:+0.5至+8.5 LSB 测量范围:47.9毫秒死区时间:〜14 ns 最高速度:〜70 MS / s 档案 贸易发展局主项目,包含AXI TDC内核的设计。 使用VHDL源文件和3个Vivado配置的Xilinx IP(BRAM,BRAM控制器,AXI GPIO)。 需要包含“ MyPkg.vhd”。 AXI_TDC_IP Vivado创建的临时项目,用于将TDC打包到IP内核中。 TDC系统包含Zynq PS和多个TDC内核的顶层模块设计。 时钟:AXI互连期望100 MHz。 对于TDC内核,MMCME将其提高到350 MHz。 外部端口:每个TDC通道的命中信号。 模块“ testUnit”是用于测试的方波发生器,可以将其删除。 TDC
2023-02-26 14:56:10 901KB 系统开源
1
利用Carry4进行高精度TDC设计,其MATLAB测试分析代码
2023-02-16 10:55:04 405KB Carry4 fpga matlab
1
基于XC7A35T,Vivado工程文件
2023-02-02 10:25:56 9.87MB TDC
1
使用的STM32F103RCT6做处理器,通过发射脉冲个控制激光发射并给出TDC计时起点,控制TDC7201完成系统时间差测量,从而给出测量时间。系统给出的是时间差,可以通过改变最后的输出形式直接输出距离信息,由于不同硬件电路的系统延时不一样,这里我统一输出时间信息,使用的时候可以自己先对测试自己的系统延时,然后更改程序能容。感谢大家的支持。
2022-12-23 09:22:16 13.03MB 激光测距 TDC ARM stm32
1
西门子SIMATIC TDC 产品样本zip,西门子SIMATIC TDC 产品样本
2022-11-27 17:23:12 5.27MB 产品样本
1
关于西门子TDC的使用说明,介绍西门子TDC的硬件及组态方法,CFC,SFC编程。
2022-11-27 17:21:53 453KB TDC
1