为规范硬件设计、保证产品质量和性能、减少各类差错，特制定本规范。本规范详细描述了硬件设计要考虑的各种问题，为企业更好的规范设计！

学习硬件的时候用到的，简单版本的，适合初学者和硬件要求不多用。复杂点的后面自己再整理一番。这个文档也就是主要设计AD软件使用情况下的规范，对于硬件要求没那么多的情况下，可以参考设计用。

PyRTL PyRTL提供了适用于教学和研究的pythonic设计，仿真，跟踪和测试的类的集合。首要目标是简单，可用性，清晰度和可扩展性，而不是性能或优化。功能包括： 通过执行精化，意味着可以使用包括自检在内的所有Python 在一个文件中设计，实例化和模拟所有内容，而无需离开Python 导出到普通HDL或从中导入（当前支持BLIF输入，Verilog输出） 检查终端上的波形执行情况，或按项目规模导出到.vcd 精心制作，综合和基本优化 小型且定义明确的内部核心结构意味着编写新的转换更加容易 包括电池意味着很多有用的组件已经可用，并且每周还会有更多可用的组件 没有屏幕截图，什么自述文件将是完整的？在下面，您可以看到在使用PyRTL编写的小型状态机的终端上直接渲染的波形。 对于用户，可以在获得更多信息和演示代码。 包装内容 如果您只是刚开始使用PyRTL，建议您先从示例开始，以了解以这种

PXI V2.2电气设计规范，该文档包含完整的PXI设计、引脚、电气、背板设计规则，希望对大家开发有所帮助。

PXIE硬件规范=