IIC接口的Verilog实现及仿真，通过对虚拟eeprom进行读写实验，可以正确进行读写。内涵eeprom、IIC及IIC控制的verilog代码
2024-04-07 11:54:04
16.46MB
1
spi简单仿真，vivado工程，包含rtl文件和tb文件。SPI 接口是 Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（MasterSlave）架构；支持多 slave 模式应用，一般仅支持单 Master。时钟由 Master 控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后 （MSBfirst）；SPI 接口有 2 根单向数据线，为全双工通信，由于在传输数据的同时也传输了时钟信号，所以是同步传输协议，目前应用中的数据速率可达几 Mbps 的水平。
————————————————
版权声明：本文为CSDN博主「初雪白了头」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/qq_45776815/article/details/128927169
2024-04-06 19:18:14
38.59MB
1
verilog实现占空比50%的3分频 通过上升沿和下降沿分别触发模3 的counter 再通过组合逻辑实现占空比1:1
2023-12-04 21:58:47
664B
1
一、 实验目的与要求：
用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。
二、 实验设备（环境）及要求：
在modelsim环境下编写代码与测试程序，并仿真；
在synplify pro下编译，设置硬件并综合。
三、 实验内容及步骤：
1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）;
2、 选择好算法，进行verilog语言编程，再写好testbench并进行编译与功能仿真；
3、 在中进行初步综合；
4、 完成实验报告；
2023-06-30 01:43:28
176KB
1
matlab实现傅里叶变换代码Verilog中的Hilbert变换
Verilog中离散Hilbert变换（在信号处理中经常使用）的顺序实现。
包括了整个Xilinx项目，其中一些支持MATLAB代码，以进行十进制到二进制和二进制到十进制的转换，以及绘制输出的图形。
它以32点作为输入（每个输入为32位线），并给出32点（在进行hilbert变换之后）。
这是我花了7天的时间编写的，在此期间，我第一次学习了verilog，快速傅立叶变换算法和其他一些东西。
结果，这种实现方式肯定不是很优雅。
然而，该代码确实在2014年Techkriti年度FPGA设计挑战赛中获得了二等奖，该挑战是IIT-Kanpur年度技术节。
2023-05-01 15:43:29
3.35MB
1
基2，8点DIT-FFT，三级流水线verilog实现，输入采用32位输入，计算精度较高，且注释清楚，方便参考。
2023-04-29 14:08:59
6KB
1