BT.656 PAL 制式彩条生成模块(verilog),参考《BT.656 NTSC 制式彩条生成模块(verilog)》和《基于 FPGA 的 ADV7391视频回放平台的设计与实现》而成，它不存在第一篇文章所说的“注意：实际的工程中彩条每一行像素点的排列并不是这样的，而是(SAV Code ->Active video->EAV Code->Blanking video)”，其实 eav-blank - sav - avideo也是可以的。