VHDL设计数字钟源代码
采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求： 1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。 2.有整点报时功能，从59分56秒开始，每秒报时一次，直到00分00秒为整点报时。整点报时的频率与其他几响不同。 3.数码显示部分采用动态扫描显示法，能指示时钟驱动信号频率 LIGHT[0]，要求计数器模块异步清零。 (二)模块划分：底层模块：小时控制模块（24进制）、分钟、秒控制模块（60进制）响铃控制模块、时间set模块、响铃控制门闸模块；顶层模块(三)器件型号：Altera公司的FPGA芯片FLEX10K系列20TC144－4或Lattice公司的ISPSI1032－70LJ80
文件下载
评论信息
其他资源
- PCB: ATmega8封装TQFP32
- GMTSAR软件InSAR数据处理流程及使用详细说明（GMTSAR: An InSAR Processing System Based on Generic Mapping Tools (Second Edition)）
- Zemax全新菲涅耳透镜设计
- 计算机网络天津理工大学
- 离散时间信号处理奥本海姆（第二版）课后习题答案
- 李建忠c++设计模式源码和课件（11.3MB）
- 基于Matlab的脑部MRI图像三维重建与动画显示
- Python课程设计.zip
- 实测可用 联发科 Ralink MT7601U无线网卡Centos linux驱动(腾达U2水星MW150UH)含安装教程360wifi,小米wifi
- 软件工程导论课件(第六版)(张海潘编著)(1-13章)
- 关联规则商品销售数据集
- HT1621C程序代码，1/4DUTY,1/3BIAS
- 01自适应巡航控制系统试验规程IVISTA-ACC.TP-A0.pdf
- 12864 串行显示
- 导师搜索-源码
- 仿传统软件按钮栏~基于红星DEMO.fmp12
- 旗舰版连锁店会员积分管理系统源码.rar
- PB自定义按钮
- 用光电对管和单片机的智能人数统计系统
- MyBatis通过 JDBC连接 PostgreSQL数据库 最小例子
- 售前解决方案编写策略
- c++ 写的电梯调度程序
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明