DDR SDRAM控制器参考设计VHDL代码
2022-08-06 21:46:23 990KB DDR
1
1、差分时钟  差分时钟是DDR的一个非常重要的设计,是对触发时钟进行校准,主要原因是DDR数据的双沿采样。由于数据是在时钟的上下沿触发,造成传输周期缩短了一半,因此必须要保证传输周期的稳定以确保数据的正确传输,这就对CK的上下沿间距有了  的控制的要求。一般说来,因为温度、电阻性能的改变等原因,CK上下沿间距可能发生变化,此时与其反相的CK#就起到纠正的作用,因为,CK上升沿快下降沿慢,CK#则是上升沿慢下降沿快。也就是,与CK反相的CK#保证了触发时机的准确性。  2、数据选取脉冲(DQS)  DQS是DDRSDRAM中的另一项关键技术,它的功能是用来在一个时钟周期内准确的区分出每个传输周
2022-07-29 10:44:47 263KB DDR的三大关键技术详解
1
DDR3 JEDEC SPEC JESD79-3
2022-07-28 10:19:53 6.11MB DDR DDR3 SDRAM JEDEC
1
1、收集的大量各种品牌内存SPD文件,包括DDR2/3/4和其它的 2、 内存SPD修改工具,SPD刷写打包,内含刷写工具和多种SPD 3、JEDEC Standard DDR4 SPD Document Release 4 UDIMM/RDIMM/LRDIMM/NVDIMM-N 4、JEDEC Standard DDR4 JESD79-4B 5、JEDEC Standard 04.20.28 - 288-Pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-2933/PC4-3200 DDR4 SDRAM Registered DIMM Design Specification 6、Samsung16G1GX8PC4-2666.bin
2022-07-22 09:00:37 6.43MB SPD JEDEC DDR bin文件
1
完整版 HBM3官方协议
2022-07-21 11:17:15 7.73MB HBM HBM3 DDR PHY
1
RK3399支持ddr的列表
2022-07-19 18:00:33 1.56MB ddr4 rk3399
1
本文给大家分享了一个DDR内存供电电路。
1
包含DDR3,DDR4,DD5等协议规范
2022-07-04 00:30:04 13.97MB 文档资料 综合资源 DDR
1
IMX6的DDR设计:This paper is written for how to design and initialize DDR3 on i.MX6 serial microprocessor. Schematic and Layout design rules, DDR3 script (initialization code) generation aid, DDR calibration & stress test tool will be introduced.
2022-07-03 11:04:24 1.11MB imx6
1
米联客2020版FPGA课程(MIG DDR篇)-K7_MIG_米联客MIG_vivado_migfpga_migddr.zip
2022-06-21 09:04:20 3.11MB