一个简单的程序，主要实现SPI的通信协议，并用数码管作为数据的显示

用m序列产生均匀分布的噪声，然后运用中心极限定理将均匀的白噪声信号转换为高斯白噪声。噪声信号全程在ISE平台上仿真验证，并且把数据写入到TXT里面，然后导入到matlab中运用hist函数和求平均数函数求其值。

开运算就是先进行腐蚀然后进行膨胀，这样操作后可以使得原本连接在一起的区域，变成了不连通的区域。主要针对细小的突起、细的连接线、图像中的弯口、孤立的小块或齿状物体的效果明显

概述在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中各个阶段引脚的状态，会对硬件设计、引脚分配产生非常重要的影响。这篇专题就针对FPGA从上电开始 ，配置程序，到正常工作整个过程中所有IO的状态进行分析。从时间阶段可以分为两部分，阶段是从FPGA上电开始直到配置（Configuraon）完成之前。第二个阶段是配置完成之后，FPGA开始正常工作开始。从引脚类型上分，可以分为三大类：类是普通的IO，其中又分为程序设计中使用到的IO和程序设计中没有使用的IO（即在ucf或者XDC文件中没有进行约束

fpga通过vivado实现加法器

基于FPGA点阵显示屏设计(软件)毕业论文.doc

本设计主要介绍AXILite的设计开发，通过一个主机Master读写控制两个从机Slaver（通过基地址进行寄存器地址偏移），从而实现外设寄存器的控制。包括：IP的生成、各通道的信号讲解，以及基地址的使用。 包括三种设计方案，一是基于XILINX的AXI Crossbar IP的工程；二是基于XILINX的AXI Interconnect互联的Block Desing的工程；三是基于开源代码AXI的工程。

基于ZYNQ新起点V1，摄像头采用OV5640，使用帧间差分法进行目标跟踪。视频输出采用VGA接口。

基于verilog的SD-SDI 720*576i 数字视频流编码资料及例程序，后期目标验证平台ALTERA 5cefa5U19i7n+LMH0340。 适合做视频类板卡的道友们参考，适合课程设计作业选题及实现。 资料中涵盖了 576i 行数据格式介绍，各个字段的组成，帧格式介绍，消隐、显示的起止行数，场格式说明，奇偶场的行数范围。 对EAV SAV格式进行说明，F、V、H信号及P3、P2、P1、P0保护位的逻辑关系。 在上述参考资料的基础上，用Verilog硬件编程语言进行了设计实现，代码一并贴到文档里了，并在modelsim平台上进行了仿真验证，下一步计划在FPGA平台上进行功能验证。提前分享给大家！！

输入图片，对目标绘制包围盒仿真 仿真工程操作及其介绍，见文章：https://blog.csdn.net/weixin_46423500/article/details/130674948