FPGA XC7A35T驱动程序,Verilog HDL实现。 项目代码可直接编译运行~
2023-04-17 10:50:05 1.62MB FPGA XC7A35T VerilogHDL 驱动程序
Oracle 11g 安装之网络适配器要求 Microsoft Loopback Adapter (环回适配器)
2023-01-03 00:03:59 387KB oracle 11g 网络适配器
1
FPGA控制W5500进行UDP数据环回测试,FPGA使用的是cyclone4,ep4ce6f17c8,开发环境是quartus2 13.1 ,仿真软件是modelsim10.c,整个软件工程重新分配引脚和例化ram后可移植到任一FPGA平台。软件将SPI底层和上层应用分开,因此也可以用于Wiznet其它以太网芯片。
2022-12-29 16:48:01 44.95MB FPGA/CPLD W5500 Wiznet UDP
1
1.内容概要: 实现串口环回,实现printf,实现SendString等函数; 具体详细见博客; 作为代码块,方便后续使用。 2. 使用说明: 通过修改宏定义可以修改开关时间; 通过查看头文件可以方便移植到不同硬件上; 3. 适合人群: 适合STM32学习者,或者STM32从业人员,便于积累功能模块,了解无阻塞设计方式;掌握静态全局变量,全局变量使用方法 4. 其他说明: 更加详细说明见博客
2022-07-07 21:00:34 340KB STM32 C语言
1
1.内容概要: STM32 TIM6和USART2同时使能,并通串口发送HI。 用来示例NVIC分组配置过程; 2. 使用说明: 通过修改宏定义可以修改开关时间; 通过查看头文件可以方便移植到不同硬件上; 3. 适合人群: 适合STM32学习者,或者STM32从业人员,便于积累功能模块,了解无阻塞设计方式;掌握静态全局变量,全局变量使用方法 4. 其他说明: 更加详细说明见博客
2022-07-07 17:00:42 337KB STM32 MCU C语言
1
routeros端口映射内网无法访问自身公网IP问题(环回)的详细教程,有需要的看
2022-02-22 11:02:37 25KB routeros 端口映射
1
建立loopback口(环回口).pdf
2021-11-09 17:02:53 596KB 网络接口
1
1、基于Intel FPGA,采用状态机编写UART收发模块(带FIFO) 2、代码实现功能:从串口调试助手发送任意长度、格式数据给FPGA,然后FPGA再把接收到的数据回传给串口调试助手。
2021-09-10 14:32:45 6.68MB FPGA Verilog
1
DragonLinux 是一种 Linux 发行版,能够安装在现有 FAT16 或 FAT32 分区的环回文件上。 此处仅供历史参考。
2021-08-05 16:04:10 261.82MB 开源软件
1
环回连接器休息 概述 LoopBack REST 连接器使应用程序能够使用模板驱动的方法与其他(第三方)REST API 进行交互。 它支持两种不同风格的 API 调用: 安装 在您的应用程序根目录中,输入: $ npm install loopback-connector-rest --save 这将从 npm 安装模块并将其作为依赖项添加到应用程序的文件中。 创建 REST 数据源 使用将 REST 数据源添加到您的应用程序。 对于环回 2.x: $ apic create --type datasource 对于 LoopBack 2.x 或 3.0: $ lb datasource 出现提示时,在连接器列表中向下滚动并选择REST services (supported by StrongLoop) 。 这会向添加一个条目,例如: ... "myRESTdata
2021-07-24 20:07:28 128KB JavaScript
1