AX88180-千兆网-ISE147-Verilog

上传者: yaotomao | 上传时间: 2019-12-21 22:09:45 | 文件大小: 11.23MB | 文件类型: rar
测试通过的千兆网(UDP)接口程序,驱动芯片使用的是AX88180,开发工具为ISE14.7,因为除了必要的FIFO资源外,其他都是纯Verilog写的,所以也可以移植到其他版本上,例如vivado,实测上传带宽可以达到59MB/S

文件下载

资源详情

[{"title":"( 539 个子文件 11.23MB ) AX88180-千兆网-ISE147-Verilog","children":[{"title":"_a_x88180___b_u_s_y.bin <span style='color:#111;'> 18.89KB </span>","children":null,"spread":false},{"title":"_a_x88180___i_n_i_t___s3.bin <span style='color:#111;'> 37.89KB </span>","children":null,"spread":false},{"title":"_a_x88180___t_x___d_a_t_a.bin <span style='color:#111;'> 43.23KB </span>","children":null,"spread":false},{"title":"_a_x88180___p_h_y___r_e_g___r_d.bin <span style='color:#111;'> 20.47KB </span>","children":null,"spread":false},{"title":"_a_x88180___r_x___j_i_e_x_i.bin <span style='color:#111;'> 38.35KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • chongxing01 :
    我看程序怎么说VHDL的呢?如果能有配套的电路图就完美了。
    2019-06-23

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明