基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 基于遗传算法的车间作业调度（JSP_GA）
- 视频修复工具(HD Video Repair)1.9.0.0 绿色中文版
- spark-3.0.0-bin-hadoop3.2.tgz
- arm-linux-gcc-4.3.2.tgz
- 校园失物招领网站
- UniWebView3.8
- Pocib工具--计算
- 模拟Digest认证的登录demo
- DO280红帽Openshift管理员认证 虚拟实验环境
- 利用haar+CART+adaboost训练自己的人脸检测模型
- 一个简单的SLR分析程序
- C#_Winform中使用GDI+及双缓冲技术绘制正弦波形图
- Creating-your-first-actor-master (1).zip
- MyLoginProject(AS).rar
- foxandrabbit-master.zip
- 《构建跨平台APP-jQuery.Mobile移动应用实战》 PDF
- Nessus漏洞插件更新包-2019年12月13日更新
- vtk—6.3.0
- 一种基于ATmega16单片机的粮食湿度监测系统
- java jxl添加水印(修改编译版),本版本经过测试
- flazr-0.7-RC2.zip
- 2018省市区数据
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明