并行FIR滤波器的FPGA实现

上传者: u010094576 | 上传时间: 2019-12-21 21:18:20 | 文件大小: 123KB | 文件类型: zip
并行FIR滤波器的FPGA实现,使用Verilog语言编写,有数据文件,以及testbench文件。

文件下载

资源详情

[{"title":"( 6 个子文件 123KB ) 并行FIR滤波器的FPGA实现","children":[{"title":"code","children":[{"title":"fir_parallel.v <span style='color:#111;'> 4.32KB </span>","children":null,"spread":false},{"title":"fir_parallel_tb.v <span style='color:#111;'> 2.75KB </span>","children":null,"spread":false},{"title":"mult.v <span style='color:#111;'> 4.58KB </span>","children":null,"spread":false},{"title":"E4_8_Bin_s.txt <span style='color:#111;'> 27.36KB </span>","children":null,"spread":false},{"title":"wave.png <span style='color:#111;'> 124.16KB </span>","children":null,"spread":false},{"title":"E4_8_Bin_noise.txt <span style='color:#111;'> 27.36KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明