16位单周期cpu的verilog实现

上传者: ss_clara | 上传时间: 2019-12-21 21:09:57 | 文件大小: 9KB | 文件类型: zip
16位单周期处理器的verilog实现。包括存储模块和仿真模块,结构很清晰,大学计算机组成原理课程必备。

文件下载

资源详情

[{"title":"( 11 个子文件 9KB ) 16位单周期cpu的verilog实现","children":[{"title":"sccpu","children":[{"title":"top_module.v <span style='color:#111;'> 1.46KB </span>","children":null,"spread":false},{"title":"cpu_test.v <span style='color:#111;'> 1.69KB </span>","children":null,"spread":false},{"title":"seg7_controller.v <span style='color:#111;'> 2.15KB </span>","children":null,"spread":false},{"title":"data_mem.v <span style='color:#111;'> 1.08KB </span>","children":null,"spread":false},{"title":"i_memory.v <span style='color:#111;'> 2.30KB </span>","children":null,"spread":false},{"title":"instru_mem.v <span style='color:#111;'> 2.29KB </span>","children":null,"spread":false},{"title":"cpu.v <span style='color:#111;'> 6.83KB </span>","children":null,"spread":false},{"title":"clk_divider.v <span style='color:#111;'> 863B </span>","children":null,"spread":false},{"title":"maindec.v <span style='color:#111;'> 2.74KB </span>","children":null,"spread":false},{"title":"controller.v <span style='color:#111;'> 874B </span>","children":null,"spread":false},{"title":"aludec.v <span style='color:#111;'> 588B </span>","children":null,"spread":false}],"spread":false}],"spread":true}]

评论信息

  • qq_32869251 :
    垃圾,浪费积分
    2018-08-27
  • tomato0228 :
    垃圾,浪费积分
    2018-08-27

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明