简单CPU的Verilog设计

上传者: longrenxuan | 上传时间: 2019-12-21 20:12:34 | 文件大小: 78KB | 文件类型: rar
本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码

文件下载

资源详情

[{"title":"( 4 个子文件 78KB ) 简单CPU的Verilog设计","children":[{"title":"简单CPU设计","children":[{"title":"实验4 简单CPU设计与仿真.doc <span style='color:#111;'> 121.50KB </span>","children":null,"spread":false},{"title":"实验2 存储器设计与仿真.doc <span style='color:#111;'> 133.50KB </span>","children":null,"spread":false},{"title":"实验1 运算器设计与仿真.doc <span style='color:#111;'> 110.50KB </span>","children":null,"spread":false},{"title":"实验3 控制器设计与仿真.doc <span style='color:#111;'> 178.00KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

  • BillZhang9103 :
    缺少东西, ir和PC都没有, 跑不通。
    2019-02-19
  • qq_34874102 :
    下错了重下
    2018-03-29
  • qq_32884857 :
    看源码可以看懂,还行
    2016-06-01
  • dr_zhuyanhua :
    这个用来做参考很不错啊!
    2014-05-13
  • airrery :
    不错,具有一定的参考价值~学习verilog的可以参考一下
    2014-03-18

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明