DDRx技术介绍-Write-leveling、Fly-by拓扑、DBI功能与POD电平

上传者: lianshui7460 | 上传时间: 2019-12-21 20:07:48 | 文件大小: 277KB | 文件类型: pdf
DDR
Write leveling 功能和 Fly_by 拓扑密不可分。Fly_by 拓扑主要应用于时钟、地址、命令和控制信号, 该拓扑可以有效的减少 stub 的数量和他们的 长度,但是却会导致时钟和 Strobe 信号在每个芯片上 的飞行时间偏移,这使得控制器(FPGA 或者 CPU)很难保持 tDQSS、 tDSS 和 tDSH 这些参数满足时序 规格。因此 write leveling 应运而生,这也是为什么在 DDR3 里面使用 fly_by 结构后数据组可以不 用和时钟信号去绕等长的原因,数据信号组与组之间也不用去绕等 长,而在 DDR2 里面数据组还是需 要和时钟有较宽松的等长要求的。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明