SystemVerilog硬件设计及建模中文+英文+课件

上传者: ghtdnf | 上传时间: 2019-12-21 19:47:33 | 文件大小: 49.13MB | 文件类型: zip
SV IC
SystemVerilog硬件设计及建模中文+英文+课件

文件下载

资源详情

[{"title":"( 3 个子文件 49.13MB ) SystemVerilog硬件设计及建模中文+英文+课件","children":[{"title":"SystemVerilog硬件设计及建模","children":[{"title":"SystemVerilog for Design(2nd edition).pdf <span style='color:#111;'> 2.90MB </span>","children":null,"spread":false},{"title":"SystemVerilog硬件设计及建模.pdf <span style='color:#111;'> 50.06MB </span>","children":null,"spread":false},{"title":"SystemVerilog硬件设计及建模(课件).rar <span style='color:#111;'> 145.32KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

  • ruozhuoyanbing :
    资料很好,中英文教材加课件,感谢
    2019-11-07
  • 不慌不忙慢慢来 :
    资料很好,中英文教材加课件,感谢
    2019-11-07
  • luoweixi :
    这份资料已经包含了systerm verilog硬件设计及建模_哈工大教材这份资料,下了这份资料,就不需要下systerm verilog硬件设计及建模_哈工大教材了
    2019-10-22
  • luoweixi :
    这份资料已经包含了systerm verilog硬件设计及建模_哈工大教材这份资料,下了这份资料,就不需要下systerm verilog硬件设计及建模_哈工大教材了
    2019-10-22

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明