FPGA基于NIOS II的电子钟设计

FPGA

使用了Verilog和Sopc两项功能，故在硬件部分使用Verilog编写出数码管的驱动程序，使用NiOS II编写实现过程。 1）使用Qsys生成的定时器timer_1ms实现计时功能； 2）使用8个数码管显示时间； 3）使用3个按钮实现调时间和闹钟时间的功能。按键1：更换模式（模式0：正常显示时间；模式1：调当前时间的小时；模式2；调当前时间的分钟；模式3：当前时间的秒；模式4：调闹钟时间的小时；模式5：调闹钟时间的分钟）；按键2：在非模式0下给需要调节的时间数加一，但不溢出；按键3：在非模式0下给需要调节的时间数减一，但不小于零；实现时间和闹钟时间的调时功能； 4）加入闪烁标志，给正在调整的位闪烁，判断是哪一位在调整； 5）按键按下时，对应一个led灯点亮； 6）使用蜂鸣器实现闹钟功能，闹钟响时实现流水灯指示功能。

文件下载

资源详情

[{"title":"（ 602 个子文件 22.66MB ） FPGA基于NIOS II的电子钟设计","children":[{"title":"TIMER.bdf 13.91KB ","children":null,"spread":false},{"title":"public.mk 17.15KB ","children":null,"spread":false},{"title":"settings.bsp 56.53KB ","children":null,"spread":false},{"title":"memory.gdb 2.06KB ","children":null,"spread":false},{"title":"alt_sys_init.d 748B ","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"文件过多，未全部展示","children":null,"spread":false}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

FPGA基于NIOS II的电子钟设计

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载