基于verilog的摄像头设计

上传者: chebjinfang | 上传时间: 2019-12-25 11:10:46 | 文件大小: 54.33MB | 文件类型: zip
利用FPGA驱动ov7670,将采集到的视频流存放到SDRAM中,通过VGA进行读取显示,显示分辨率640*480(60hz),经过下板验证,采集图像清晰流畅,达到了基本要求。该工程所有代码全部独立完成。此设计是基于EP4C10F17C8开发板,可直接下板使用。其他开发板只需略做修改就可使用。

文件下载

资源详情

[{"title":"( 2547 个子文件 54.33MB ) 基于verilog的摄像头设计","children":[{"title":"Chain4.cdf <span style='color:#111;'> 342B </span>","children":null,"spread":false},{"title":"stp1.stp <span style='color:#111;'> 315.96KB </span>","children":null,"spread":false},{"title":"sdram_uart.map.summary <span style='color:#111;'> 484B </span>","children":null,"spread":false},{"title":"sdram_uart.sof <span style='color:#111;'> 353.78KB </span>","children":null,"spread":false},{"title":"sdram_uart.fit.summary <span style='color:#111;'> 630B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • shikunss :
    骗人的,坑货,花了50啥用也没有
    2021-04-07

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明