永久有效的SRIO_GEN2 license。 在Vivado2018.2 下进行了测试,可以产生bit文件,采用VU13P作为芯片进行了测试。
2020-02-13 03:01:54 686B Vivado SRIO
1
Vivado SRIO License,已经在Vivado 2016.4 测试通过,可产生位流。其他版本没有测试,估计也是可以用的使用时 需要修改MAC 希望能够 帮助大家
2020-02-11 03:08:34 176B Vivado 2018 SRIO License
1
本测试程序实现的功能是:通过 SRIO 进行回环方式的数据传输。
2019-12-21 22:26:22 80.63MB verilog fpga srio
1
各个版本的RapidIO标准,包括1.3到3.1所有版本的标准,英文版
2019-12-21 22:02:05 26.44MB RapidIO SRIO
1
本文档是实际Xilinx Vivado工程中AXI-SRIOSRIO核连接图的更加清晰的版本。
2019-12-21 21:36:25 33KB Rapid IO
1
TI的官方例程,包含GPIO操作,srio、DDR3、PCIE、定时器等等
2019-12-21 21:30:05 791KB 官方例程 srio
1
创龙TMS320C665x基于广州创龙编写的RTSC组件的例程:此设计通过I2C、PCIe、SRIO等通信接口将DSP开发板和FPGA采集卡结合在一起,组成DSP+FPGA架构,实现了需求独特、灵活、功能强大的DSP+FPGA高速数据采集处理系统。
2019-12-21 21:17:05 1.94MB RTSC组件 PCIe SRIO DSP+FPGA
1
pg007_srio_gen2中文版手册,本人草草整理,不通之处甚多,供日常查询
2019-12-21 20:54:38 4.62MB FPGA SRIO pg007 srio中文
1
已经vivado2018 验证过的 可以生成bit的SRIO License。
2019-12-21 20:33:10 248B Vivado2018 SRIO License
1
xilinx vivado srio license vivado 2015.4 vivado 2016.4 vivado 2017.4 vivado 2018.2 各版本亲测可用
2019-12-21 20:31:29 4.85MB xilinx vivado srio license
1