支持APB接口和Avalon接口的I2C驱动程序；内部有顶层调用的test模块，还有嵌入式的驱动函数，在Xilinx和altera的平台上都验证过，支持多种模式。总线接口已经改好了，可以直接挂到总线用，模块稳定可靠，内含完整寄存器说明文档。I2C总线 Verilog实现
2021-03-29 17:13:32
200KB
1
vga接口显示FPGA片内ram存储图片Verilog设计逻辑Quartus工程源码文件,图片存储在片内ROM中，并通过VGA在屏幕上显示,FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。
module vga_rom_pic(
input sys_clk, //系统时钟
input sys_rst_n, //复位信号
//VGA接口
output vga_hs, //行同步信号
output vga_vs, //场同步信号
output [15:0] vga_rgb //红绿蓝三原色输出
);
//wire define
wire vga_clk_w; //PLL分频得到25Mhz时钟
wire locked_w; //PLL输出稳定信号
wire rst_n_w; //内部复位信号
wire [15:0] pixel_data_w; //像素点数据
wire [ 9:0] pixel_xpos_w; //像素点横坐标
wire [ 9:0] pixel_ypos_w; //像素点纵坐标
//*****************************************************
//** main code
//*****************************************************
//待PLL输出稳定之后，停止复位
assign rst_n_w = sys_rst_n && locked_w;
vga_pll u_vga_pll( //时钟分频模块
.inclk0 (sys_clk),
.areset (~sys_rst_n),
.c0 (vga_clk_w), //VGA时钟 25M
.locked (locked_w)
);
vga_driver u_vga_driver(
.vga_clk (vga_clk_w),
.sys_rst_n (rst_n_w),
.vga_hs (vga_hs),
.vga_vs (vga_vs),
.vga_rgb (vga_rgb),
.pixel_data (pixel_data_w),
.pixel_xpos (pixel_xpos_w),
.pixel_ypos (pixel_ypos_w)
);
vga_display u_vga_display(
.vga_clk (vga_clk_w),
.sys_rst_n (rst_n_w),
.pixel_xpos (pixel_xpos_w),
.pixel_ypos (pixel_ypos_w),
.pixel_data (pixel_data_w)
);
endmodule
2021-03-17 09:14:38
7.58MB