FPGA中的亚稳态 毛刺 异步FIFO 介绍亚稳态、毛刺以及异步FIFO
2023-04-11 17:55:30 419KB FPGA 亚稳态 毛刺 异步FIFO
1
SV小项目—异步fifo的简单验证环境搭建(全)_Verification_White的博客-CSDN博客_fifo验证.mht
2023-04-11 14:21:21 4.7MB
1
ise modelsim联合仿真示例工程,FIFO写数据,读数据指示到LED上。
2023-04-06 13:43:26 1.9MB FPGA ISE Modelsim FIFO
1
实现了一个脉冲超宽带、高速、短距离无线通信组网工程的MAC缓存设计,使用片外SDRAM与MAC芯片电路中优先级最高的FIFO进行数据交互,并在SMIC 0.18 μm CMOS工艺下进行了流片。测试结果证明其在125 MHz下能正常工作。
2023-04-02 15:31:43 294KB Mac 缓存 SDRAM控制 FIFO
1
在KEIL 4下调试通过,串口发送和接收都是用的中断,分别带64字节缓冲
2023-03-29 11:01:51 38KB FIFO
1
系统描述了同步FIFO硬件实现过程,采用Verilog硬件描述语言实现
2023-03-20 16:34:09 1.89MB 同步FIFO
1
基于1.44寸tft屏幕显示ov7670画面,看个亮
2023-03-10 09:19:00 3.5MB ov7670
1
串口的接收模块包括接收缓冲寄存器和移位寄存器。接收的数据进入移位寄存器后经移位处理并行传入缓冲寄存器,事实上,UART的FIFO是一个硬件环形的缓冲队列,物理上不可寻址,不可见,仅U0RBR这个FIFO出口可见。
2023-03-09 16:04:32 54KB 串口 FIFO 串口中断 文章
1
TIA博途中通用函数库指令FIFO先入先出的具体使用方法
2023-03-06 00:55:22 3.09MB TIA博途 通用函数库指令 FIFO 先入先出
异步时钟FIFO,配套的流程图在我主页的博客里面,配套进行理解,我的博客是“我是大马猴“https://blog.csdn.net/weiyunguan8611/article/details/89812210。欢迎各位铁汁来讨论。
2023-03-04 09:24:16 97KB verilo FIFO
1