在android平台的ffmpeg中采用硬件加速,更快的视频转码.裁剪,剪切,分离,合并,转换,拼接,水印,叠加,混合,转码,压缩, 变速,添加LOGO,添加滤镜,添加背景音乐,加速减速视频,倒放音视频, 多个视频合成等工作; 和普通的ffmpeg相比, 更快速。此SDK可以下载后,可直接试用。
2022-07-07 16:03:23 51.55MB Android 视频编辑 ffmpeg 硬件加速
1
用于使用 JS 创建桌面硬件加速图形的 JavaScript 工具包。 描述 V8-GL 旨在为使用 JavaScript 在桌面上创建 2D-3D 硬件加速图形提供绑定。 虽然 OpenGL 绑定包含在这个库中,但这个项目的主要目标是提供一个更丰富和易于使用的工具包来制作 2D-3D 图形。 我为这个项目设定了几个目标,其中第一个是为 V8 提供完整的 OpenGL 绑定。其他目标将在适当的时候在我的博客中解释。 更多详情、使用方法,请下载后阅读README.md文件
2022-07-06 09:09:03 692KB C++ javascript
一个微小的硬件加速像素帧缓冲区。 但为什么? 为您喜爱的平台快速制作简单的 2D 游戏、基于像素的动画、软件渲染器或模拟器的原型。然后添加着色器来模拟 CRT,或者只是用一些漂亮的 VFX 来增加它的趣味性。 pixels不仅仅是一个将像素推送到屏幕的库,还不是一个完整的框架。您负责管理窗口环境、事件循环和输入处理。 特征 基于现代图形 API 构建,由wgpuVulkan、Metal、DirectX 12、OpenGL ES3 提供支持。 DirectX 11、WebGL2 和 WebGPU 支持正在进行中。 使用您自己的自定义着色器获得特殊效果。 完美像素边界上的硬件加速缩放。 支持非方形像素纵横比。(在制品) 例子 康威的人生游戏 自定义着色器 亲爱的 ImGui 示例winit Egui 示例winit WebGL2 的最小示例 SDL2 的最小示例 最小的例子winit 最小的例子fltk 像素入侵者 raqote例子 故障排除 驱动程序问题 最常见的问题是主机 更多详情、使用方法,请下载后阅读README.md文件
2022-07-05 09:07:04 2.15MB rust
SystemVerilog HDL 和 TB 代码 zybo 7010 FPGA 上的深度神经网络硬件加速器实现以及 Vivado SDK 软件的 C 代码 下面的文件夹与此存储库中的源文件夹相同,它现在只是 Vivado 环境的一部分。 附加文件是 python 代码、C 文件和 Matlab 文件。 *Python 用于训练网络和获取系数:Weights and Biases *C 用于实现 Sigmoid 函数采样以及在 C 中实现前馈传播(只是为了使项目更易于调试) *Matlab 用于生成 HDL 脚本以及检查压缩和其他内容 更多详情、使用方法,请下载后阅读README.md文件
2022-07-05 09:06:49 22.07MB systemverilog
人工智能-低功耗高性能的卷积神经网络硬件加速器设计.pdf
所有PPT芯动力-硬件加速设计方法
2022-06-21 22:07:22 38.41MB 设计 IC 加速设计
1
深度学习基于ZYNQ的卷积神经网络硬件加速器项目系统源码。一个非常完整的项目 运行流程 在Lenet5文件夹中训练并测试卷积神经网络。 量化神经网络并测试效果,最后导出参数。 在custom_ip工程待封装的硬件加速器各BROM IP核中加载刚生成的coe文件。 综合custom_ip中的工程,并导出IP核。 在LeNet5_PSPL工程中导入刚生成的IP核,综合、实现、导出bit流。 运行Xilinx SDK,导入测试图片的标签数据,进行测试。 基于ZYNQ实现了软硬协同的硬件加速器系统,实现对于卷积神经网络识别MNIST手写集的加速。 PL端实现硬件加速器(包括卷积层、池化层、全连接层的实现,缓存区,共享乘累加器)。PS端实现验证测试流程的控制(非常简单的逻辑,就是发送start信号,等待done拉高,读出识别结果,重复200次后计算准确率和耗时。真正软硬协同的PS端应该连上摄像头,然后把摄像头的数据发送过去识别。 测试在开发板上的效果是200张图片,准确率96.5%,耗时47ms。
基于ZYNQ实现了软硬协同的硬件加速器系统.zip
2022-06-07 09:07:50 132.14MB 文档资料
基于PYNQ-Z2实现手写数字识别卷积神经网络硬件加速器.zip
2022-05-21 09:10:22 45.71MB cnn 文档资料 人工智能 神经网络
报告SHA256硬件加速器-数字系统 司机 应用 测验 介绍 该项目的目的是设计一种SHA256硬件加速器,它将由Digilent合成并映射到Zybo板的Zynq内核上。 硬件模块将具有一个符合AXI的包装器,该包装器可以使用AXI协议在特定的寄存器上进行输入和输出输出。 必须设计一个驱动程序并将其添加到板上上传的GNU / Linux软件堆栈中,以与SHA256硬件正确交互。 最重要的是,将编写一个用户应用程序来测试系统的正确功能。 SHA256算法的更多信息以及伪代码可以在Wikipedia上找到。 规格 硬件 SHA256硬件模块的核心包括一个数据路径(一个控制输入信号并产生由控制信号驱动的最终散列),以及一个控制单元(FSM),该FSM提供控制信号。 我实现SHA256数据路径的基本思想是受Chavez,Kuzmanov,Sousa和Vassiliadis的论文中描述的一些优
2022-03-10 09:50:07 25.06MB fpga hardware accelerator vhdl
1